2022年1月15日，PCI-SIG组织宣布正式发布PCIe 6.0规范标准1.0版本。
PCIe 6.0被誉为21世纪以来PCIe最大的历史性变革。
PCIe 6.0 规范将 PCIe 5.0 规范 (32GT/s) 的带宽和功效提高了一倍，同时提供更低的延迟。
此前，PCIe 5.0/4.0/3.0均采用基于NRZ（不归零）的128b/130b编码。
PCIe 6.0切换为PAM4脉冲幅度调制信令，1b/1b编码，单个信号可以有四种编码（00/01/10/11）状态，比以前增加一倍，允许最高承载频率达到30GHz 。
PCIe6.0具有4级（PAM4）信号的脉冲幅度调制功能，可以实现轻量级前向纠错（FEC）和循环冗余校验（CRC），减轻与PAM4信令相关的误码率，并保持提供相同的后向纠错与前几代 PCIe 技术的兼容性。
PCI-SIG 的路线图指出，I/O 带宽每三年将翻一番。
然而PCIe技术的快速迭代并没有带来PCIe的市场需求。
目前市场的进步已经远远落后于技术的进步。
PCIe 6.0 没有掀起任何波澜。
尽管这是一个技术推出竞争的时代，但领先企业对 PCIe 6.0 的使用却守口如瓶。
上文提到，Intel和AMD刚刚开始发布5.0推出计划，而Nvidia也只是表示将推出BlueField-3 DPU来支持PCIe 5.0。
6.0发布前后，除了IP和设计公司外，仍然很少有产品公司表态。
最快推出PCIe 6.0产品的公司是Rambus。
今年全球率先发布了完全兼容PCIe 6.0的控制器，但并未展示实际产品。
Rambus的PCIe 6.0接口控制器支持64GT/s的传输数据速率。
x1通道满足单路物理带宽8GB/s（相当于PCIe 4.0 x4），x16达到256GB/s，双向512GB/s。
新一代PAM4脉冲调制也上线了，编码状态翻倍为4，最高可承载30GHz频率，并加入FEC（前向纠错）纠正信号错误。
但最新的Rambus产品并不适合民用。
主要针对数据中心、人工智能、机器学习、HPC、汽车、物联网、航空航天等领域。
除了Rambus之外，群联还表示已经开始开发PCIe 6.0 SSD的底层组件，预计在2025年至2026年之间推出。
PCIe 6.0 的 IP 和设计进展较早，在 Cadence 推出首款经过硅验证的 IP 包几周后，PCI SIG 发布了 PCIe 6.0 规范的最终草案，使芯片开发人员能够在其设计中实现 PCIe 6.0 支持和测试将使早期采用者能够在 2022-2023 年为芯片添加对 PCIe 6.0 的支持。
Cadence 的 PCIe 6.0 IP 包括一个控制器和一个基于 DSP 的 PHY（物理接口）。
该控制器采用多数据包处理架构，在 x16 配置中支持高达 1024 位宽的数据路径，并支持 PCIe 6.0 的所有关键功能，例如高达 64 GT/s（双向）的数据传输速率，具有 4 级 (PAM4) ) 信令、脉冲幅度调制、低延迟前向纠错 (FEC)、FLIT 模式和 L0p 功率状态。
早于Cadence，Synopsys于去年3月宣布了针对PCI Express（PCIe）6.0技术的完整IP解决方案，包括控制器、PHY和验证IP，以支持PCIe 6.0片上系统（SoC）设计的早期开发。
第三代绿色和黄色不连接的接口。
事实上，目前大多数公司都发布了与PCIe 5.0协议相关的新接口。
2021年10月，英特尔发布了基于Alder Lake的处理器第12代酷睿，采用了PCIe 5.0标准，其面向数据中心的下一代处理器SapphireRapids也加入了PCIe 5.0。
至于AMD，在2022年开幕大会上，苏姿丰博士表示，AMD将于2022年下半年发布的Zen4架构和AM5平台也将支持PCIe5.0。
AMD和Intel的加入也标志着PCIe 5.0的大规模商用已经全面开花。
PCIe 5.0 也在 SSD 存储领域扎根。
去年7月，三星电子发布了首款PCIe 5.0 SSD，它将支持数据中心的PCIe 5.0 x4（单端口）或PCIe 5.0 2x2（双端口），总带宽为16GB/s。
这款来自三星的SSD预计将于2022年第二季度推出。
除了三星之外，Marvell也在去年5月底发布了旗下首款PCIe 5.0 NVMe SSD控制器Bravera SC5系列。
铠侠去年9月表示，即将推出支持PCIe 5.0和EDSEF E3.S接口的企业级SSD CD7系列，目标是在2021年底上市。
2021年上半年，国内公司澜起科技表示，在PCIe 5.0高速接口物理层关键IP研发方面取得重要进展，为PCIe的研发提供了支撑。
5.0重定时器芯片。
除了原始厂商之外，IP和设计公司也为PCIe 5.0做出了很大贡献。
2021年2月，Synopsys交付业界首款符合PCIe 5.0和CXL2.0规范的完整性和数据加密安全IP核模块； 5月，Cadence宣布推出支持TSMC N5 PCIe 5.0规范的IP产品。
该IP将于今年下半年推出适用于台积电N3工艺技术的IP，基于台积电N3工艺技术的下一个版本将于2022年初流片。
PCIe 5.0标准于2019年5月最终确定，整整两年时间自2017年其上一代PCIe 4.0发布后，按照三年迭代周期来看，这次迭代时间极其短。
同时，PCI 3.0到4.0的发展时间极其漫长。
因此，硬件制造商和客户可能面临三种接口共生的局面：PCIe 3.0、PCIe 4.0和PCIe 5.0。
从上图可以看出，从4.0开始的PCIe比前几代更新时间更短，速度更快。
但即使到了今天，2017年出现的PCL 4.0仍未普及。
在刚刚过去的1月份，英特尔支持PCIe 4.0的Alder Lake产品出货量并不如预期。
市场回应称，PC OEM 正在订购 PCIe 3.0 SSD 进行出货。
但供应端在物料准备方面已逐渐转向PCIe 4.0。
供给与需求之间存在差距。
存储方面也不尽如人意。
去年，PCIe 4.0硬盘的份额仅为10%。
业界预测，PCIe 4.0硬盘要到2023年才能成为主流。
PCIe 3.0是目前最主流的接口，PCIe 4.0的成本风险还是很大的。
多代平行竞争仍将持续。
目前，PCIe 4.0尚未完全普及。
PCIe 5.0已经进入市场，随后PCIe 6.0诞生了。
这也造成了PCIe升级路线的分歧。
总体而言，PCIe 6.0规范刚刚出台，实际产品最快也要两年才能面世。
产品市场仍需观察。
目前主要问题在于PCIe 4.0和5.0之间。
虽然目前PCIe 4.0的产品应用比5.0成熟很多，但2022年下半年和2023年初之后，PCIe 5.0的产品选择将会比现在丰富很多，成本也会下降。
届时，对于现有的PCIe 3.0用户来说，有两种选择：升级到PCIe 4.0或直接跳到5.0。
短期内可能会出现PCIe 4.0和5.0高低规格混合应用的情况。
通用主机和外围设备使用成本较低的PCIe 4.0，而高性能主机和外围设备则使用PCIe 5.0。
但从长远来看，如果 PCIe 5.0 组件和外设的成本下降得足够快，直接跳到 5.0 代可能会更有吸引力。
PCIe 5.0平台可以酌情使用5.0、4.0或3.0外围设备，但PCIe 4.0平台无法利用5.0设备的性能。
因此，直接升级到5.0平台将是一个更加灵活的选择。