目前，越来越多的初创企业和大型半导体公司争先恐后地推出新的AI芯片。Synopsys、Cadence、MentorGraphics等电子工具和设计服务厂商希望找到更多前所未有的解决方案，帮助设计人员加速产品上市。有趣的一点来了：目前各公司采用的主流研发提速方式之一，就是利用AI技术帮助打造更强大的AI芯片。其中，在设计流程后端（即物理设计阶段）对AI工具的支持尤为成熟，尝鲜者也获得了可观的收益。图1：这是一块NVIDIADriveAGXOrin芯片，极其复杂，包含多达170亿个晶体管。有趣的是，目前业界正在利用AI技术为此类芯片提供更高效的设计支持。相关问题很多朋友可能不熟悉芯片制造的具体方式，这里我就用几个常见的问题来说明一下。在确定了芯片的基本逻辑之后（这往往需要数月甚至数年），下一步就是物理设计过程——更具体地说，工程师需要确定每个晶体管应该放在哪里，以及不同晶体管之间的关系。如何将它们互连。这个过程称为布局布线。现代芯片上有数十亿个晶体管，布局布线的设计和测试通常需要数名工程师长达20到30周的时间才能完成。如果不小心弄错了，芯片的实际运行效率可能会低于设计要求，功耗可能会更高，成本会增加，甚至根本无法正常工作。不幸的是，没有一种单一的、久经考验的“正确”方式来布置芯片。面对这么小的尺寸，我们有成千上万种可能的选择，而开发者的任务就是在芯片的三个主要设计指标：性能、功耗和面积（统称为PPA）之间做出权衡。实际上，设计团队面临着大规模的“搜索”问题：仅平面图搜索就有惊人的10,900,000,000种可能性。相应地，国际象棋“只”包含10123种可能，而围棋包含10360种可能状态。我们之所以用国际象棋来类比，是因为现在的AI软件完全可以用下棋的方式来“玩”物理设计。虽然AI解决方案往往需要巨大的计算资源，但它们也可以快速对难以想象的选项进行分类并优化参数以实现一系列既定目标，从而高效地为芯片设计找到最理想的PPA组合。强化学习——攻克芯片设计难题的关键人工智能领域有一个无监督学习的分支，称为强化学习（RL），它通过反复试验探索并掌握问题的解决方案。具体来说，计算机不断“尝试”一个又一个解决方案，并通过获得更好/更差的结果不断增强该解决方案中的参数。经过数万亿次迭代，解决方案最终会收敛——这代表了“最佳实践”。电子设计自动化（EDA）厂商Synopsys一直与客户合作推进该领域的实验，并取得了可喜的成果。图2：设计团队利用强化学习对网络芯片、移动芯片、车载芯片、AI加速芯片等物理设计项目进行加速，取得了惊人的效果。图2总结了Synopsys及其客户在复杂芯片设计中完成的四个试点项目。平均而言，这些项目的完成速度比以前的人工方法快了86%。一名数据科学家可以替代原来的四到五名专业设计工程师，所有项目都达到或超过了既定的PPA目标。有趣的是，人工智能生成的一些设计是反直觉的，以非常规形式部署晶体管，这对于人类设计团队来说几乎是无法想象的。但结果不言自明。这些结果更快、更高效，并使公司能够更快地将产品推向市场。总结在与Synopsys研发团队的交流中，我清楚地意识到，在物理设计中使用RL技术只是AI应用的冰山一角。未来，人工智能和机器学习将被广泛引入到集成电路设计领域的各种常见工作流程中。我也想起了NvidiaCEO黄仁勋在2016年首次发布SaturnV时的评价——顺便说一下，SaturnV是Nvidia内部研发的基于GPU的超级计算机，在2016年的全球超算榜单中占据了第30位。时间。黄先生预测，SaturnV将成为英伟达手中的一张强有力的王牌，帮助内部设计工程师提高生产力，推出更好的产品。结合Synopsys早期在强化学习方面的研究成果，相信大家更能理解AI辅助设计的重要性，以及黄仁勋对这个项目的认可和期待。
