文章 |半导体产业概况 近期，DRAM制造技术又取得突破。
该操作来自SK海力士。
该公司宣布成功研发出全球首款HKMG（高K金属栅）LPDDR5X内存，采用1αnm工艺。
与上一代产品相比，这款LPDDR5X功耗降低了25%，数据传输速率提高了33%，并在JEDEC设定的1.01V-1.12V超低电压范围内运行。
LPDDR5X应用于以手机为代表的移动设备。
它与 PC 和服务器中使用的 DRAM 不同。
对低功耗要求较高。
同时，性能也不能下降太多。
通过使用HKMG流程，可以更好的保证性能的提升。
同时，功耗也降低了。
过去，HKMG工艺主要用于逻辑芯片，尤其是CPU、GPU等处理器。
近年来，随着市场需求的发展，特别是5G通信、汽车智能、VR/AR以及利用AI场景的边缘计算等应用对内存性能的要求越来越高，DRAM制程工艺已经发展到10nm-20nm范围。
此时高性能与低功耗之间的矛盾逐渐凸显，而HKMG就是解决这一矛盾的有效方法。
首先，对于非移动设备中使用的DRAM，例如服务器中的DRAM，代表公司是三星。
现在，HKMG已经引入了移动设备中使用的DRAM，也就是LPDDR，这也是一个里程碑式的飞跃。
HKMG 是谁？早期，集成电路晶体管的栅极材料是铝，所使用的相关支撑结构是铝金属/二氧化硅。
后来发展为多晶硅栅极，所使用的支撑结构为多晶硅栅极/二氧化硅。
经过一段时间的发展，升级为多晶硅栅/SiON，并于2007年，HKMG诞生。
说到HKMG工艺的起源，就不得不提到集成电路的传统霸主Intel。
2007年初，英特尔宣布将在45nm工艺节点上采用新型High-k（高介电常数）电介质材料HfO2（二氧化铪）替代传统的SiON。
栅介质层用于改善栅漏电流问题。
同时，通过使用金属栅极代替多晶硅栅极开发了HKMG工艺。
之所以是45nm，是因为当半导体工艺按照摩尔定律发展到这个节点时，晶体管中首先达到其极限的就是栅极电介质。
传统的栅极介质已经不能满足晶体管提高性能和缩小尺寸的要求，并且容易产生漏电。
电流流动等问题会导致晶体管的可靠性下降，而高K金属栅极可以解决这个问题。
HKMG工艺的最大特点是介电常数高。
HKMG 使用金属氧化物作为栅极电介质。
与传统栅极结构相比，可以减少栅极漏电流，降低工作电压，提高晶体管可靠性。
这是20世纪60年代以来晶体管技术的重大突破，也是半导体行业的重要创新。
可用作高K金属栅介质的金属氧化物需要具有高带隙、稳定的物理化学性质、良好的热稳定性、可制造为薄膜材料、与硅元素兼容、与CMOS工艺兼容。
HfO2是主流的高K金属栅介质材料，广泛应用于半导体行业。
但HfO2存在高温稳定性差、与硅相容性差、沉积薄膜容易出现缺陷等缺点。
新型高 K 金属栅极电介质仍在开发过程中。
此外，铪基材料与多晶硅栅极的兼容性一直是一个问题，因此需要金属栅极。
当然，使用HKMG技术需要金属栅极。
金属栅极的选择受多种因素影响，这里不再详述。
主要DRAM厂商聚焦HKMG。
近年来，三大存储芯片厂商三星电子、SK海力士和美光竞相开发10nm-20nm工艺级DRAM，并相继引进EUV光刻设备，而该设备过去仅用于制造各种CPU和芯片。
从其他处理器来看，可以看出市场应用对DRAM的要求越来越高，这就需要这三大厂商在制程技术上多下工夫。
因此，继EUV之后，HKMG成为了另一个焦点。
2021年，三星电子首次将HKMG工艺用于DDR5，并推动商业化进程。
当时，三星电子表示，HKMG DDR5内存模块的功耗比传统工艺低约13%，并计划根据下一代计算市场的客户需求适时将这款内存商业化。
不过，三星尚未透露这款DRAM的商业化案例。
今年，TechInsights透露了相关信息，该芯片已用于台湾一家高性能内存模块制造商的产品中。
据悉，该DRAM为16Gb DDR5，采用HKMG工艺制造。
作为三星电子的老对手，DRAM大厂SK海力士自然不会坐视三星在DRAM技术上领先。
看到竞争对手在PC和服务器的DRAM中使用HKMG工艺，SK海力士更进一步，在PC和服务器的DRAM中使用了该工艺。
用于对功耗要求较高的移动设备DRAM，也就是上面提到的LPDDR5X。
那么，SK海力士是如何做到的呢？首先，我们需要了解DRAM的基本结构。
构成DRAM的晶体管包括以下几部分：存储数据的单元晶体管（Cell Transistor）、恢复数据的核心晶体管（Core Transistor）以及涉及控制逻辑和数据输入/输出的外围晶体管（Peripheral Transistor）。
随着技术的进步，单位晶体管在增加DRAM存储容量方面取得了一些技术突破。
然而，原有核心晶体管和外围晶体管的特性越来越不适合DRAM应用需求，成为发展瓶颈。
尤其是外围晶体管，只有进一步缩小工艺尺寸才能提高性能。
当需要快速提高性能时对于高端产品尤其如此。
因此，需要一种新的解决方案来克服缩放多晶硅栅极/SiON基晶体管的限制。
这时，HKMG流程就是一个理想的解决方案。
为了将DRAM的多晶硅栅极/SiON转换为HKMG栅极，需要进行相关工艺改变，并且还必须优化HKMG材料、工艺和集成工艺以适应新材料和工艺。
具体来说，需要开发一个复杂的工艺（具体未知，因为这是SK海力士的核心竞争力，是绝对的商业秘密）来解决以下问题。
一是解决兼容性问题。
与多晶硅栅极/SiON相比，HKMG的热稳定性较差。
由于DRAM需要在高温下进行特殊处理才能实现单元阵列结构，这与逻辑芯片（CPU、GPU等）中使用的HKMG工艺显着不同。
因此，DRAM中HKMG工艺的特殊性会导致可靠性下降。
这就需要优化HKMG工艺和DRAM集成工艺来解决可靠性下降的问题。
二是新材料管控。
需要引入过程控制措施，例如新材料的测量方案，以防止现有设备受到新材料和工艺的影响。
第三是开发具有成本效益的流程。
通过工艺集成优化，可以最大限度地减少因引入新材料和工艺而导致的成本增加。
四是设计和测试优化。
随着栅极材料的变化，晶体管特性和可靠性与传统的多晶硅栅极/SiON完全不同。
为了最大限度地发挥HKMG的优势并增强可靠性，需要新的设计方案并优化相关测试。
总之，通过将HKMG集成优化为适合DRAM工艺的形式，开发了新的平台，并采用包括试点操作在内的预验证流程来确保方案的可行性，从而使HKMG工艺能够用于DRAM量产。
结论 过去，逻辑芯片，尤其是个人电脑、服务器和智能手机的CPU，大多采用低漏电、高性能的先进工艺技术。
如今，这些技术开始应用于以DRAM为代表的存储器，再加上EUV等，随着先进设备和工艺的“互通”，逻辑芯片和存储器的工艺节点和制造工艺越来越相似。
20世纪60年代，CPU刚开始量产时，其制造工艺是基于当时的内存SRAM工艺。
经过几十年的发展，应用系统的变化对CPU的要求不断提高，相应的工艺技术也不断提高。
摩尔定律正在迅速推进。
相对而言，内存的进程要求没有CPU那么高。
然而，随着应用的进一步发展，特别是大数据和人工智能的演进，原有内存工艺的发展速度已经无法满足应用需求。
因此，内存工艺技术已经迎头赶上，现在已经非常接近以CPU为代表的逻辑芯片。
这一发展也使得CPU和DRAM之间的工艺壁垒变小，这也在一定程度上迎合了存储与计算一体化的发展趋势，即将CPU、AI等功能集成到DRAM中。
HKMG技术在DRAM上的应用可以进一步推动存储与计算融合的发展。