文章 |半导体行业对比 虽然晶圆代工厂仍在推进 3nm，但 2nm 已经出现。
曾经遥远的目标，随着摩尔定律的发展，正在被台积电、英特尔、三星等巨头追逐。
从各大巨头公布的进展来看，2025年将是2nm的决定性之年。
2nm的追逐 在2nm的争夺战中，台积电、英特尔、三星从未缺席。
台积电一直走在先进制造工艺的前沿。
根据台积电2021年财报，5nm晶圆出货量占总营收的20%，7nm制程技术占30%。
这意味着先进工艺芯片代工贡献了一半的收入。
因此，台积电对先进制造工艺的重视不言而喻。
台积电官方曾表示，预计到2025年将投入440亿美元用于研发，其中80%的成本将用于先进工艺。
在先进制程路线图中，台积电第一代3nm（N3）将于今年下半年量产，2nm将于2025年量产。
在场地方面，台积电已宣布将花费1万亿元新台币（约2290亿元人民币）扩大台中2纳米产能布局。
目前，台积电首座2nm（新竹N2工厂）正在申请土地使用权，计划于今年第三季度开工建设。
英特尔也进行了巨额投资，宣布将投资200亿美元在俄亥俄州建设晶圆厂，并投资1亿美元在欧洲建设工厂。
英特尔承诺到 2025 年重新获得芯片制造技术的领先地位。
它于 2021 年中期首次发布了 1.8 纳米技术（称为 18A 技术）。
今年，英特尔首席执行官帕特·基辛格表示该技术“比原计划提前了六个月”，并将时间表提前至2024年底。
面对先进工艺的研发，三星在投资上也毫不留情，宣布未来三年投资创纪录的2050亿美元，以确保其在芯片制造领域的领先地位。
三星电子今天宣布，它已开始使用环栅 (GAA) 晶体管架构进行 3 纳米工艺节点的初步生产。
此外，三星还将2nm GAA工艺的量产时间定在2025年。
然而，良率问题成为了围绕三星的阴影。
在5/7nm工艺的全球主要客户中，只有高通、英伟达和IBM表示愿意采用三星电子的先进工艺技术。
苹果、联发科、AMD、英特尔、博通均与台积电保持稳定的合作关系。
在3nm的研发上，三星因良率较低而多次推迟正式量产的宣布。
2nm的世界渴望面对2nm的诱惑，世界各地都在努力。
在美国，IBM于5月7日宣布2nm取得进展，声称创造了全球首个2nm芯片制造技术。
不过，IBM公布的只是一个实验性预研项目，距离量产还很远。
日本有消息称，希望与美国合作开发2nm工艺，并计划最早于2025年在日本启动2nm工艺的国内制造基地。
欧盟也想参与2nm赛道。
去年12月，欧盟19个成员国签署联合声明，合作“加强欧洲开发下一代处理器和半导体的能力”。
其中包括为各行业特定应用提供最佳性能的芯片和嵌入式系统，以及向 2nm 处理器技术节点迈进的领先制造技术。
欧盟希望，到2030年，欧洲先进可持续半导体总产值至少占全球GDP的20%，比2020年翻一番。
工艺目标是2纳米，能源效率是现在的10倍。
GAA是2nm的最终选择吗？ 2nm的结构选择在业界一直存在争议，各个公司都有不同的理念。
GAA、Nanosheet以及VTFET、CFET、2DTMD、CNT等新结构都曾出现在各大巨头的演讲中。
但面对2nm工艺时，台积电、三星、英特尔都选择了GAA晶体管——纳米片FET（英特尔称之为RibbonFET）。
三星是全球第一家使用 GAA 技术的公司，从 5nm 节点 finFET 迁移到 3nm 节点 GAA。
三星希望能够在GAA时代的竞争中站稳脚跟。
该公司宣布将于 2022 年推出 3nmGAA 的早期版本，而其“性能版本”将于 2023 年出货。
相比之下，英特尔和台积电计划在 3nm 时扩展 finFET，然后在 2nm 时转向 GAA。
台积电在3nm保留了FinFET结构，从而降低了风险。
台积电的3nm是其5nm平台的全尺寸版本，但复杂性更高。
台积电的全能栅极纳米片晶体管（GAA纳米片晶体管），晶体管的沟道四面均被栅极包围，从而减少了漏电。
当当前晶体管的体积越来越接近原子的体积时，这一点将变得越来越突出。
采用GAA架构可以解决FinFET中因工艺微缩导致的电流控制泄漏的物理限制问题。
与FinFET晶体管（下红线）相比，Nanosheet（下蓝线）可以实现更严格的阈值电压（Vt）控制。
去年宣布开发2nm芯片的IBM也选择了纳米片工艺。
纳米片在IBM的研究中也表现出了更好的特性。
更高的计算性能和更低的功耗：由于 GAA 中更好的静电控制和更高的封装密度，纳米片为功耗性能提供了更好的设计点。
与代工厂提供的最新、最先进的 7nm FinFET 技术相比，纳米片技术在相同功耗下可提供超过 25% 的性能提升，或者在相同性能下可节省 50% 以上的功耗。
可变晶圆宽度，设计更精简：值得注意的是，纳米片技术是人工智能和5G时代计算机产品更好的架构材料，因为它通过极紫外光刻（EUV）实现可变晶圆宽度。
这使得器件设计更加通用，因为具有不同通道宽度的纳米片器件可以共同集成在同一芯片中，以进一步优化功率性能。
通道厚度控制：将通道层添加到纳米片堆叠中可以为通道形成创建原子级控制。
FinFET 无法实现如此精确的沟道厚度控制，因为它是由光刻和 RIE 定义的，其中局部和全局工艺变化远高于外延厚度变化。
正因为如此，Nanosheet GAA可能会成为2nm未来的选择。
EUV光刻机竞争激烈。
工欲善其事，必先利其器。
在2nm的研发中，高NA EUV光刻机是制造的关键设备。
使用 13.5 nm 波长的 EUV 已用于在 7 nm 和 5 nm 处对微小特征进行图案化。
高数值孔径 EUV 的下一代版本正在开发中，需要对 3 纳米以上的更精细特征进行图案化。
因此，谁拥有下一代光刻机就成为能否生产2nm工艺的关键。
根据ASML数据，2021年共出货48台EUV光刻机，其中三星采购15台，台积电采购20台，另外13台被英特尔、美光、SK海力士等厂商瓜分。
2022年预计可交付51台EUV光刻机。
这51台是三星、台积电和英特尔竞争的焦点。
英特尔已经抢到了ASML的下一代芯片制造系统TwinscanEXE：5200，该系统的吞吐量超过每小时220片晶圆（wph），预计将于2024年交付并投入使用。
TwinscanEXE：与其他光刻机相比， 5200无论是产能（每小时生产200多片晶圆）还是精度（0.55数值孔径）都得到了极大的提升。
这意味着谁拥有了3nm。
甚至是2nm时代的芯片霸主。
台积电研发高级副总裁米玉杰在上述研讨会上表示：“台积电将于2024年推出Hign-NA EUV光刻机，以开发客户所需的相关基础设施和图案化解决方案，并推动创新。
”虽然随后表示台积电不会准备在 2024 年使用新的 High-NA EUV 工具进行生产，但主要用于与合作伙伴进行研究。
但Tech Insights芯片经济学家Dan Hutcheson表示：“台积电在2024年拥有它意味着他们可以更快地获得最先进的技术。
”对于三星来说，三星集团副会长、三星集团实际控制人李在镕近日访问欧洲，拜访了ASML。
外界认为，李在镕此举最重要的目标是从ASML购买自己需要的EUV光刻机，以保证晶圆代工业务的顺利进行。
3nm仍将是主流。
随着摩尔定律的不断推广，工艺也可能会缩小。
从IMEC展示的最新路线图来看，0.2nm工艺最远可以看到2036年。
事实上，从目前台积电公布的性能提升来看，2nm到3nm的提升似乎还不如3nm到5nm。
在相同的能耗和复杂度下，N2的性能比N3高10%-15%。
在相同速度和单位面积平均晶体管数量下，N2的能耗比N3低25%-30%，远远达不到摩尔定律密度翻倍的要求。
?如果按照摩尔定律并且发展到两年一代的水平，未来芯片技术还可以继续迭代。
但就目前而言，3nm仍将是长期主流。
在2020年ISSCC上，IMEC的Nadine Collaert女士提到，3nm以下，单个晶体管的性能很难提升。
能做的就是提高集成度、降低功耗。
所以从3到2，优化的程度可能不是那么明显。
台积电还表示，与N7和N5节点一样，N3将成为台积电另一个经久不衰的节点系列。
特别是台积电的2nm节点已转向纳米片GAAFET技术。
3nm节点系列将成为经典先进FinFET技术的最后一个系列，许多客户计划在几年或更长时间内采用它。
台积电业务发展副总裁张凯文表示：“我们确实相信3nm将是一个长节点。
我们将继续看到对该节点的大量需求。
”这就是台积电推出N3工艺系列和FinFlex技术的原因。
事实上，我们不需要过度神化先进技术带来的变化。
摩尔定律终有一天会终结，但正如胡正明先生所说：“只要制造出更智能的设备，半导体行业就会不断发展、不断前进。