HW6首先，您需要按照Cadence教程中的说明构建逆变器布局和原理图设计。保存反相器的布局设计并在此基础上构建您的最终设计。选择一个您想要对其进行完全自定义CMOS设计的简单模块。生成一组分层的手绘原理图（电路图），显示CMOS晶体管最低层（叶）单元和较高层单元的互连。使用Cadence布局每个叶单元。设计规则检查(DRC)每个单元完成后。按层次结构组装和互连单元，与您的原理图层次结构一致，直到您生成整个模块的物理布局。对层次结构中的每个单元进行仿真是一种很好的做法当你完成它。在设计早期发现错误比等到整个项目组装完成要好得多。使用Simulateyourdesign使用教程中提供的设备模型检查功能是否正确。然后确定您的设计在一定电源电压和温度范围内的运行速度。例如，在VDD=2.5V、3.0V和3.5V以及-25C、25C和100C的温度下进行仿真。编写一份报告，显示每个单元的电路原理图和布局、DRC结果、SPICE网表和仿真结果。描述整个设计过程，并记下您在使工具按预期方式工作时遇到的任何困难。您可以从以下设计项目中选择一个：a)环形振荡器由奇数（5个或更多）反相器组成在循环中连接。使用Cadence生成环形振荡器的布局并执行设计规则检查。执行仿真以测量设计的振荡频率。使用此结果确定此180纳米工艺的t值。t作为温度和电源电压的函数如何变化？H振荡频率如何作为振荡器输出端负载电容的函数而变化？b)使用Cadence创建一个8输入NAND门的布局，其中包含宽度为8（相对于单元尺寸）的NMOS晶体管和PMOS晶体管宽度2.对您的布局执行DRC。使用以下设置：宽度=8NMOS和宽度=2PMOS。MN1DGSBNMOSL=0.18uW=3.2uMP1DGSBPMOSL=0.18uW=0.8u模拟您的设计以确定从每个输入到驱动非常小的输出负载(10fF)时的输出。这与您对Elmore延迟分析的预期相比如何？（由于您不知道此过程的R和C值，因此无法比较绝对延迟。但您可以比较从一个输入到另一个输入时的相对变化）。现在将输出负载电容更改为1pF（远大于内部节点电容）以估算导电单元的有效电阻R此过程的NMOS晶体管尺寸。您需要在报告中包含的内容：您的最终版图DRC检查显示没有错误您提取的版图LVS检查显示网表匹配。您的仿真结果WX：codehelp
