?自2012年出现以来，FinFET已接近过期。
随着我们不断追求摩尔定律，FinFET 逐渐显露出疲态。
3nm工艺以下，需要研究新的晶体管结构。
几家半导体巨头已经开始开发基于下一代更小工艺的新工艺。
在本文中，ICViews 着眼于未来可能使用的新结构。
虽然现在还不确定未来的主流是什么，但这些新方法都非常具有创新性。
FinFET 即将结束。
场效应管的全称是场效应晶体管（FET：Field Effect Transistor），大家最熟悉的就是MOSFET。
MOSFET 是半导体行业中最常用的场效应晶体管 (FET)。
科学家们将其制作在硅片上。
它是数字信号的最小单位。
MOSFET代表0或1，即计算机中的数字。
少量。
然而，自从MOSFET结构发明以来，它已经使用了40多年。
当栅极长度减小到20纳米以下时，遇到了很多问题。
其中最麻烦的是，栅极长度越小，源极和漏极的距离越近，栅极下方的氧化物就越薄，从而产生漏电。
于是，加州大学伯克利分校胡正明、Tsu-Jae King-Liu、Jeffrey Bokor三位教授发明了鳍式场效应晶体管（FinFET：Fin Field Effect Transistor），将原来2D结构的MOSFET变成了3D结构鳍式场效应晶体管 (FinFET)。
，因结构酷似鱼鳍，故名Fin。
自2012年英特尔在22nm芯片上推出FinFET以来，全球半导体都是在此基础上发展起来的。
FinFET 是将摩尔定律一直延续到 5nm 的最有前途的器件技术。
它为平面 CMOS 在缩小至 20 nm 时所面临的亚阈值泄漏、短沟道静电性能差和器件参数变化大等问题提供了出色的解决方案。
此外，它能够在低得多的电源电压下运行，从而扩展了电压调节范围，从而实现稳定并进一步实现急需的静态和动态功耗。
然而，当先进工艺进一步微缩至3nm时，FinFET将面临电流控制泄漏的物理极限问题。
GAA具有高水平的数字通道堆叠 当摩尔定律接近极限时，不同的巨头探索不同的方向。
对于2nm技术节点的晶体结构，台积电在2021年ISSCC国际会议上展示了三层堆叠纳米片，可以提供更好的性能和更低的亚临界摆幅。
Intel宣布2024年将采用Ribbon FET（垂直堆叠四层纳米带，类似satcked nanosheets结构）作为20A技术节点的结构。
可见，高层沟道的GAA晶体结构或将成为未来的主流。
法国半导体研究所CEA-Leti发表的七层垂直堆叠硅沟道晶体管，展示了纳米片结构从双堆叠结构到优化的单堆叠结构的演变。
让我们看看 GAA 的固有电特性。
纳米片的宽度相对较小（5nm）。
），实际上就相当于一根纳米线，限制了可以通过的电流，性能会下降；随着宽度的增加，能通过的有效电流增加，寄生电容也增加，但电流增加的速度比电容器快，性能增加并逐渐达到饱和。
从AC特性来看，当有源区宽度一定时，纳米片的有效电流高于FinFET和纳米线，而寄生电容更小，使得纳米片器件比FinFET和纳米线更快。
同时，在相同投影面积下，纳米片的有效宽度比FinFET和纳米线更大，驱动容性负载的能力更强。
因此，GAA结构的静电性能优于FinFET。
事实上，任何新的晶体管技术都具有挑战性。
据上海微电子所分析，影响GAA的关键技术工艺包括沟道形成工艺、内壁工艺、底部寄生沟道、源漏寄生电阻/电源、沟道应力设计等。
2009年，法国CEA-LETI研究所首次展示了内壁工艺集成技术。
结果表明，该技术可以将寄生电容降低 30% 至 40%，而不会造成开关比损失。
但技术难点主要在于高选择性硅锗各向同性刻蚀、介质回蚀技术、复杂条件下选择性源漏外延技术等。
内壁结构示意图。
资料来源：《3nm以下节点堆叠环栅器件关键技术的考虑》Intel 的 Ribbon FET 技术 让我们来看看 Intel 的 Ribbon FET 技术。
带状FET技术是英特尔正式宣布的一项新型晶体管技术。
FinFET的想法是尽可能用栅极包围沟道，但由于沟道材料是底层半导体衬底的一部分，因此无法完全分隔沟道。
然而，带状 FET 器件将沟道从基底材料升起，形成栅极材料的沟道线。
称为带状 FET，因为沟道线的形状像带状，栅极完全包围沟道。
这种独特的设计显着改善了晶体管的静电特性，并减小了相同节点技术的晶体管尺寸。
带状 FET 提供高度灵活的通道，以适应更多功率密集型应用。
环绕式栅极 FET 架构可实现传统硅 MOSFET 所不具备的更高驱动电流控制。
VTFET 2021年底，三星和IBM宣布推出VTFET（垂直转移场效应晶体管）。
新的垂直转移场效应晶体管 (VTFET) 设计旨在取代 FinFET 技术，从而实现芯片上晶体管的更密集分布。
这种布局将允许电流在晶体管堆栈上上下流动。
该图显示了电流流经传统晶体管（左）和新型 VTFET 设计（右）之间的差异。
来源：IBM 与传统的水平放置晶体管相比，场效应晶体管的垂直传输将增加晶体管数量的堆叠密度，并使计算速度提高一倍。
同时，在相同性能下，电流的垂直流动会降低功耗。
减少 85%。
此前，IBM宣布在2纳米芯片技术上取得突破，这将使芯片能够在指甲盖大小的空间内容纳多达500亿个晶体管。
VTFET创新着眼于一个全新的维度，为摩尔定律的延续提供了一条途径。
Forksheet FET 新趋势 事实上，在 3nm 节点以下，首选的器件架构可能会再次发生变化，从 Nanosheet 变为堆叠式 Forksheet 架构。
IMEC 更喜欢 Forksheet。
在2019年国际电子器件制造大会上，IMEC介绍了其叉板晶体管概念，IMEC研究人员利用他们的2nm技术节点量化了叉板结构的功率性能优势。
这种新型 FET 在纳米片晶体管堆栈中添加了自对准栅极端电介质壁。
总体而言，介电壁在 NMOS 和 PMOS 纳米片晶体管之间提供隔离，从而允许在 XY 维度上对晶体管进行更积极的封装。
通过将晶体管放置得更近，设计人员可以提高开关速度并降低功耗。
与纳米片器件相比，它们在恒定功率下表现出 10% 的速度优势，在恒定速度下功率降低 24%。
这种性能增益是通过降低电容和增加薄片宽度以提高电流流动能力来实现的。
2021 年 6 月，IMEC 在 VLSI 技术与电路研讨会 (VLSI 2021) 上首次提供了功能叉板 FET 的电气演示。
22 nm NMOS 和 PMOS 晶体管仅相距 17 nm，但具有不同的功函数金属栅极。
以上是关于未来可能用于晶体管的新结构。
当我们处于3nm以下工艺的交叉点时，每个阶段都会发生不同的探索。
无论是 MOSFET、FinFET 还是 GAA。
一个时代需要一个时代的英雄。
谢幕并不意味着落后，只是意味着这个时代已经过去了。
我们仍在探索延续摩尔定律的道路。
在制造工艺小数点后的时代，哪种技术将成为真正的主角，我们拭目以待。