【.com原稿】在上周举行的2021英特尔架构日上，英特尔发布了多款全新产品。其中，代号为“SapphireRapids”的下一代英特尔至强可扩展处理器、基于XeHPC架构的PonteVecchio、首款ASICIPU：MountEvans在数据中心领域发布。作为全球半导体领域最大的IDM厂商，英特尔的混合计算架构、先进技术、封装能力和IDM2.0规划都彰显了其在市场上的领先地位。 下一代英特尔至强可扩展处理器，代号“SapphireRapids”Rapids。 英特尔中国数据平台事业部总经理王飞表示，与上一代相比，SapphireRapids取得了很大的进步进步，并且可以在不断变化和要求越来越高的数据中心使用中提供可观的计算性能，并且工作负载针对云，微服务和AI等弹性计算模型的高性能进行了优化。 根据数据，SapphireRapids基于Intel7进程技术，采用Intel全新的性能核心微架构，旨在提升速度，突破低延迟和单线程应用性能的极限。 SapphireRapids的核心是分区的，模块化SoC架构，采用Intel的EmbeddedMulti-DieInterconnectBridge(EMIB)封装技术，在保持单芯片CPU接口优势的同时具有显着的可扩展性性别。SapphireRapids提供单一、平衡的统一内存访问架构，每个线程都可以完全访问缓存、内存和I/O等所有单元上的所有资源，从而在整个SoC带宽上实现一致的低延迟和高水平性。 SapphireRapids提供业界最广泛的数据中心相关加速器产品组合，包括新的指令集架构和集成IP，以提高各种客户工作负载和用途的性能。SapphireRapids内置英特尔加速器接口架构指令集(AIA)，支持加速器和设备的高效调度、同步和信号发送。此外，IntelAdvancedMatrixExtensions(AMX)引入的全新加速引擎可以为深度学习算法核心的Tensor处理提供显着加速。每个周期可以进行2000次INT8运算和1000次BFP16运算，实现算力的大幅提升。 SapphireRapids还采用了英特尔数据流加速器(DSA)，旨在卸载导致数据中心规模部署开销的最常见数据移动任务。 王飞表示，得益于英特尔的EMIB多芯片互连封装技术和先进的网格架构，SapphireRapids在保持单芯片CPU接口优势的同时，具有显着的可扩展性，提供下一代数据中心处理设备集标准。 基于XeHPC架构的老桥 在架构日当天，英特尔发布了面向数据中心和超算领域的XeHPC高性能计算架构。它基于XeCore（XeCore），使用8个512位向量引擎，8个4096位矩阵引擎。矢量引擎每个时钟周期可以执行256FP32、256FP64、512FP16等数据运算，而矩阵引擎支持每个时钟周期2048FP32、4096FP64、4096BF16和8192INT8。此外，每个Xe核心都集成了业界最大的512KB一级数据缓存，可通过软件配置作为暂存区。 Xe核心的上层称为“切片”，每个切片最多集成16个Xe核心，是XeHPG渲染切片的四倍大小，还拥有8MB一级缓存和16个光线追踪单元，一个硬件上下文（HardwareContext）单元，其中光线追踪支持光线遍历、边界框相交、三角形相交，并提供固定函数计算。切片的上层是“栈”（Stack），至此算是一个完整的GPU。一个stack包含4个slice，所以一共有64个Xe核心，64个光线追踪单元。同时，堆栈中还有大规模二级缓存、4个HBM2e内存控制器、1个媒体引擎、8个Xe链接、复制引擎和PCle控制器。 XeHPC架构支持多栈设计，借助EMIB封装和栈间互联通道，可以很好的保证栈间的内存一致性。此外，不同的XeHPCGPU通过Xelinks互连，最多支持8个并行GPU，大幅提升计算能力。 作为第一款基于XeHPC架构的产品，PonteVecchio采用了全新的验证方式、软件、可靠性方式、信号完整性机制、互连、供电、封装、I/O架构、内存架构、IP架构，SoC架构。 在集成晶体管数量方面，PonteVecchio已超过1000亿颗，采用了5种不同的制造工艺，内部封装了多达47种不同的单元（Tile），包括计算单元、Rambo缓存单元、Foveros封装单元,baseunit,HBMunit,Xelinkunit,EMIBunit等 其中，基本单元采用Intel7工艺和Foveros封装，面积640平方毫米，集成最高144MB二级缓存.Xelink单元采用台积电N77nm工艺制造，负责不同GPU之间的连接。每个单元配备8个，最大可实现90GSerdes，可满足“极光”等百亿级超级计算机的需求。需要。 目前PonteVecchio目前处于A0版本阶段（一般在A1之后投入量产），成功运行数百个工作负载，实测FP32吞吐性能超过45TFlops，MemoryFabric缓存带宽超过5TB/s，并且互连带宽大于2TB/s。 Intel技术专家表示，未来数据中心将越来越多地向微服务架构转型，加速异构计算和AI计算，这是Intel的核心竞争力。PonteVecchio是一款通用计算加速卡，基于Xe架构，设计非常复杂，主要用于HPC和AI的训练和推理。目标是让算力密度达到业界最高水平，这是英特尔未来非常重要的战略方向。 据Intel技术专家介绍，SapphireRapids预计2022年第一季度投产，2022年第二季度开始产能。PonteVecchio也将在2022年发布面向HPC和AI的市场。 Intel首款ASICIPU：MountEvans 为了降低CPU的工作量，降低用户开销，Intel还发布了首款ASICIPU：MountEvans。 据介绍，MountEvans结合了多代FPGASmartNIC的经验，在保持高度可控性的同时，提供高性能的网络和存储虚拟化卸载。此外，它采用硬件加速的NVMe存储接口，采用英特尔高性能QuickAssist技术部署高级加密和压缩加速，并提供业界领先的可编程数据包处理引擎。用户可以使用现有的普遍部署的DPDK、SPDK等软件环境进行编程，可以使用IntelBarefootSwitch部门创建的P4编程语言来配置流水线。 会上，Intel还推出了N6000加速开发平台，代号“ArrowCreek”，这是一款专为至强服务器设计的SmartNIC。 N6000加速开发平台IntelAgilexFPGA，在功耗、效率和性能方面均处于行业领先地位，IntelEthernet800系列控制器用于高性能100GB网络加速。它支持多种基础设施工作负载，使通信服务提供商(CoSP)能够提供灵活的加速工作负载，例如JuniperContrail、OVS和SRv6，它建立在英特尔PAC-N3000的成功基础之上，后者已在一些行业中得到部署在一流的CoSP中。 Intel技术专家表示，IPU是为适应数据中心多租户微服务架构演进而提供的加速处理器。Intel的主要作用是把加密/解密、数据压缩/解压尽量放在IPU上。让这部分功能从至强平台上卸载掉。据介绍，IPU是SmartNIC的演进，不仅会提供网络功能，还会增加更多的基础设施能力。【原创稿件，合作网站转载请注明原作者和出处为.com】
